Industry Information

全球系統級封裝產值2010年上看100億美元台積電：晶圓價格下滑、封裝價格不減反增

（記者李洵穎∕台北） 2006/09/13

　在12日台灣半導體設備暨材料展（SEMICON Taiwan 2006）中，封裝與測試科技論壇隆重登場，此次的重點仍在系統級封裝（System in Package；SiP），根據研究機構Prismark預估，到2010年全球SiP產值將達到99.8億美元，較2005年增加1.33倍。

　此外，台積電（2330）後段策略發展專案資深處長Tjandra Karta在演講中指出，近年來晶圓價格下滑，但封裝價格不減反增，暗指後段封裝價格應有改善空間，使整體晶圓成本下滑。對此，日月光（2311）集團研發中心總經理唐和明回應，這表示我們（指封裝）出頭天了！

　一IC包裝體包含多晶片或一晶片，加上被動元件、電容、電阻、視波器、連接器、天線等任一元件以上的封裝，即視為SiP。因此，SiP呈現的型式千變萬化，就晶片的排列方式而言，SiP可能是2D平面或是利用3D立體式堆疊式，以有效縮減封裝面積的多晶片封裝。

　行動電子設備市場快速發展，推動對SiP技術的大量需求。根據Prismark估計，2004年SiP全球產值為31.5億美元，到2005年增加至42.7億美元，預估到2010年可望成長至99.8億美元，較2005年增加1.33倍。其中以堆疊式封裝層疊（Stacked Package on Package）技術的成長性最為顯著，2010年產值為5億美元，佔整體SiP比重5％，比2005年的2,500萬美元及佔整體1％的比重高出許多。

　像SiP封裝這類高階先進技術，成本相對也高。Karta即指出，隨著製程演進，以0.13微米及90奈米製程為例，前者晶圓成本價格比重近75％，封裝成本比重約10％，但製程提升至90奈米製程，晶圓成本比重降至50～60％，但封裝成本比重反上升至近20％。Karta表示，矽晶圓成本比重下滑，封裝成本反而增加。此番話也暗指封裝價格應該有改善空間。

　在設計SiP封裝時，還必須考慮已知良裸晶（Known Good Die；KGD）問題。半導體測試設備供應商惠瑞捷（Verigy）總經理陳瑞銘指出，產品必須在最後組裝完成之後才能進行全面測試，即使發現錯誤時，往往為時已晚，模組中只要出現1個元件故障，整個模組就要被丟棄，由於最終的產品良率是透過將所有元件的良率相乘來估算，因此任何1個裸片的失敗都將會導致成本大幅度提高。

　為了解決上述問題，提升KGD是提高良率的方法之一。但採用KGD就必須增加晶圓測試（Wafer Sort）成本，所以KGD並非最佳解決方法，因此SiP測試的成本問題仍有待改善。

posted by C.H. Chen @ 12:22 AM