Industry Information

Intel持續偏執下去：精進至45奈米

奈米時代製程與材料挑戰(2)
（郭長祐／DigiTimes.com） 2006/09/11


前言：「唯偏執者得以倖存，Only the paranoid will survive」這句話不僅是過去Intel公司執行長安迪？葛洛夫（Andrew S. Grove）的至理名言，也是他個人著作的經典書名（台灣翻譯成：十倍速時代），更是至今為止英特爾公司營運上的第一圭臬。

　雖然在極先進的製程技術上Intel仍須向IBM、Fujitsu、TI等業者看齊，但就商業量產性的數位邏輯製程技術而言，Intel確實一直保有領先地位，當大夥在談論130nm、90nm時，Intel已經往65nm、45nm邁進，甚至已有32nm的規劃；同樣的當大家都還在議論8吋晶圓（8英吋，換成公制是直徑200公釐）與12吋晶圓（300mm）兩者的投報權衡時，Intel已有18吋（450mm）的建廠打算。

　因此，數位邏輯晶片的商業化量產標竿、指標在Intel，包括新製程的規模效益、經濟效益、良率成熟度等，皆以Intel有較快的進度時程（進程）、率先示範，因此本文以下將就Intel的45nm製程技術來窺視數位晶片的新未來，尤其國內竹科的晶片設計業者數在全球僅次於美國矽谷，並且90％以上都是以數位設計為主，所以Intel的新數位製程技術必須為業者所注意的關鍵項。

　


▲圖中可見「L GATE」指的是閘極寬度距離（Gate Length），下方的左塊與右塊則是源極、汲極，半導體界常言的90nm製程、65nm製程指的正是「L GATE」寬度距離的精縮。（圖片來源：Intel.com）



　附註：所謂90nm、65nm（nm＝Nano Meter，即「奈米」）製程，指的是場效電晶體（Field Effect Transistor；FET）的閘極（Gate）寬度，寬度同時也是指源極（Source）與汲極（Drain）間的實體長度距離。

　■製程技術名稱的技術發展

　與其他晶圓廠業者相同的，Intel的製程技術也有其名稱，例如90nm製程為P1262、65nm製程為P1264、45nm製程為P1266，而日後的32nm製程也已經設定好技術名稱（代號）：P1268。

　其中耐人尋味的，對於整合裝置製造商（Integrated Device Manufacturer；IDM）營運屬性的半導體業者而言，對外公佈自有製程的技術代號、名稱並沒有太多商業意義，因為不會因此招攬與吸引晶片設計業者來投單（製造代工訂單），因為IDM業者多半沒有代工業務。

　不過，公佈採行新製程的技術代號稱呼，也能讓購買晶片的用戶（或潛在購買用戶）瞭解到該晶片已使用更先進的製造技術，這對刺激買氣也不無小補。

　以目前而言，Intel對於65nm製程已是成熟量產，依據今年初的官方公佈資訊，2005年10月Intel開始用65nm製程供貨，有兩座12吋晶圓廠（D1D以及Fab 12）能投入量產，並且已用65nm製程生產超過100萬顆以上的雙核微處理器（言下之意是：量產技術已高度成熟），而預計今（2006）年第三季之後所有的微處理器都將從90nm轉向65nm。

　

▲圖中可見Intel過往的90nm，現有的65nm，試製試產中的45nm，以及未來規劃的32nm等的製程技術名稱，原本預計2007年下半年（H2）投產的45nm製程已經確定延至2008年第一季（Q1）執行。（圖片來源：Intel.com）



　■從65奈米到45奈米的表現差異

　進一步的，Intel也預計從2007年下半開始實現並運用45nm技術，到底45nm技術與65nm能為數位邏輯晶片帶來多大的精進提升，關於此目前為止Intel透露了數點要項：

　1、電晶體的密度可以再增加一倍，即是65nm製程的兩倍，或者反過來思考：使原有已量產的晶片在裸晶電路上減少一半的耗用面積。

　2、電晶體（當成邏輯開關來運用）的開路、短路切換速度比現有65nm再快上20％，這表示：若既有晶片的運作時脈極限是2GHz，透過此一製程升級將有機會達2.4GHz。

　3、相對的，若換用新製程的用意不是用來增加運作效率速度，那麼也可以增加省電性，在相同的運作時脈下，新製程技術的靜態功耗（指漏電流）能夠比過去減少5倍之多。

　4、同樣以省電節能為考量，使用新製程的晶片，在動態功耗（電晶體進行切換時）上也比過去減少30％。

　從上述四項可以看出，新製程不是增加電晶體密度就是降低電路耗用面積進而精省成本，或者是用來提升運作時脈頻率或用來精省電能。尤其是密度與電能，今日多數的晶片都已達需求之上的效能，效能價格比（Price Performance Rate；PPR）、運作時脈等不再是首要重視，相對的是更高密度所能帶來的設計運用發揮，以及每瓦用電可獲得的效能（Performance Per Watt；PPW）。

　所以，新製程的密度取向多半勝過價格取向，省電取向多半勝過效能取向，密度取向的發揮代表即是今日的多核設計風氣，省電更是不用多言。附帶一提的，Intel研究發展45nm製程技術的地方是在奧勒崗州（Oregon）的Hillsboro。

　■密度考驗：6T SRAM為指標

　既然電晶體密度是縮密製程的一大要點，若更具體表現的話，則是用最耗用電晶體數的靜態隨機存取記憶體（SRAM）來量度新製程能帶來多少的密度效益提升。即便同樣是閘極寬度的製程，各業者最後能成就的結果與特性也不盡相同。

　舉例來說，TSMC的65nm製程技術：Nexsys 65-Nanometer若以晶格（Cell）方式來製造SRAM記憶體，則尺寸會在1.158平方微米至0.499平方微米間，1.158平方微米是8T型的SRAM，0.499平方微米是6T型的SRAM，所謂8T、6T指的是每形成一個位元（bit）的SRAM記憶容量時所要耗用的電晶體數目，8T是8個電晶體，6T則是6個，T指的正是電晶體英文的第一個字母（Transistor）。

　同樣的65nm製程，同樣用來製做成SRAM記憶體，並根據UMC的技術透露，UMC在65nm製程下已能讓6T SRAM精縮至0.490平方微米，小於TSMC的0.499平方微米，更小於IBM（微電子）的0.51平方微米，如此即便在相同的裸晶面積上使用相同的65nm製程，最終所能放入的SRAM記憶體容量也會有差異，尤其任何運算晶片（包括MPU、MCU、DSP等）內的暫存器、快取記憶體皆是用SRAM所製成，因此這項指標也有部分的實用意義。

　以上是65nm層次的情形，然本文主軸在Intel的45nm製程技術，比65nm更精縮的層級，關於此Intel也是用6T SRAM為標竿基準，所得到的面積結果是0.346平方微米。此外Intel還附加說明：在更重要與關鍵性的電路層（Layer），用的是193nm的幹法平板印刷（dry lithography）製程技術。

　

▲Intel以SRAM的晶格實體面積作為標竿基準，持續以實際行動證明摩爾定律的持續受用：每兩年在相同單位面積內將電晶體容納數增加一倍。（圖片來源：Intel.com）



　相對於乾法平板印刷技術的，還有所謂的浸入式印刷技術（IBM所用）或深紫外線（DUV）印刷技術、遠紫外線（EUV）印刷技術，不過Intel方面尚未斷言量產的45nm晶片必然採用何種印刷技術，只能說目前的試製仍是較傳統的乾式，Intel的高層表示各種45nm製程無論各種印刷法都有試製的原型品（Prototype），最後必須視成熟度再來決議採行方式。

　所以，持續偏執的結果是Intel依舊能夠合乎摩爾定律法則，在每兩年的時間內使相同單位面積的裸晶電路內讓電晶體容納量擴增一倍。

　更進一步的，Intel也嘗試用45nm製程來製造一個完整的SRAM記憶體裸晶，以今年一月的技術成果而言，除了前述的每個晶格為0.345平方微米外，整個裸晶電路的面積為119平方毫米，而記憶容量上則達到了153Mbits的境界，總電晶體耗用突破了10億個，就目前而言這仍然為空前驚人。

　

▲Intel於今（2006）年一月已經用45nm製程技術試製了SRAM記憶體，圖為該試製品的裸晶圖，每個記憶位元的晶格面積為0.346平方微米，整體裸晶面積為119平方毫米，總記憶容量達153Mbits，並容納了超過10億個電晶體。（圖片來源：Intel.com）



　此外在進程規劃上，初期45nm製程將只用於純SRAM的記憶體晶片中，在成熟可行後才會用於微處理器中，畢竟微處理器的電路複雜度高於SRAM記憶體，以新製程進行整合實屬更高的挑戰，包括微處理器自身的邏輯電路與SRAM記憶體（快取記憶體）都會使用同一製程一體製造成形。

　附註：Intel在65nm製程時，其6T SRAM的晶格面積為0.57um平方微米（2004年4月），大於IBM、TSMC、UMC等業者。

　■相關技術與實際進度

　除了關心實體尺寸的精縮水準外，到了今年六月左右的時間，Intel也將Tri-Gate（三閘極）電晶體技術用於45nm製程中，三閘極電晶體技術也稱為立體電晶體技術，有別於過去的平面電晶體，此作法能為晶片表現帶來更多益處，這些益處包括：1.使電晶體開關的切換速度增快45％。2.進一步減少靜態漏電流（Leakage）。3.電晶體開關進行短路、開路等切換動作時，其用電量可以再縮減。

　　

▲Intel運用45nm製程進行穿梭測試的晶片，圖中用了六個正方形的裸晶，最上端的兩個裸晶即是45nm的SRAM記憶體，中端的兩塊則是SRAM陣列、PROM陣列、高速暫存器檔案（暫存器集合群）、高速I/O電路、高頻相鎖迴路與時脈電路，最底端則是離散、分離式的測試結構。（圖片來源：Intel.com）



　不僅如此，Intel方面也表示伴隨新製程技術也一定會具備的相關技術，三閘極電晶體技術只是其一，另外還會有High-k（高介電質）料材技術以及Strained Silicon（應變矽晶，部分文章也稱：張力矽晶、超限度矽晶）技術。

　至於實際量產方面，研發雖是在奧勒崗州（Oregon）的Hillsboro，但Intel第一座會以45nm製程投產的晶圓廠會是在亞利桑納州（Arizona）的Chandler的Fab 32廠，第二座會是Intel位在以色列Kiryat Gat的Fab 28廠，尤其是Fab 28廠，該廠於2005年底興建，總投資超過40億美元，Intel方面出資35億美元，以色列政府出資5.25億美元，除此之外Intel也額外投資15億美元來提升原就位於以色列的Fab 18舊廠。

　雖然Intel進程快速，然而其他業者的發展也不容小覷，同樣是45nm製程、同樣是SRAM記憶體晶片試製，AMD的速度只晚了Intel三個月，緊咬著一季的落差實在是高度的紅海競賽，此外IBM、特許、英飛凌等業者在45nm上也是不落人後，看來現在的製程競賽也逐漸有可能邁向跳躍式競爭：您贏在90nm，我放淡90nm而積極從65nm層級中取勝，反過來另一家業者也往更下一個精縮層次來力求反撲，顯見競爭的高熱、白熱化態勢。

　　

▲運用新製程技術來試製SRAM並非是今日一時所用的效益表現量度法，從過往以來都有相同的基準性測試，圖中可見Intel現有45nm試製與過往三代技術的試製水準之比較。（圖片來源：Intel.com）



　附帶一提的是，Intel原先預計2007年下半年正式邁入45nm製程量產的規劃，現在似乎已經碰上問題而必須推遲延宕，如今已修正成2008年第一季進行投產。

　附註：TSMC方面的Nexsys 65nm製程也具有三閘極電晶體技術，並稱為Triple Gate Oxide，簡稱：TGO。

posted by C.H. Chen @ 7:19 PM