Industry Information

半導體製程密度技術精進後的權衡取捨

奈米時代製程與材料挑戰(1)
（郭長祐／DigiTimes.com） 2006/09/11


前言：營運模式、商業模型（Business Model）能夠複製嗎？就資訊業與網路業而言似乎不太樂觀，從1990年代後期開始，許多資訊大廠期望像IBM一樣，走向資訊服務性質的營運模式，曾經是全球第二大的電腦公司：DEC就以此為目標積極轉型過，但結果是失敗，之後收併DEC的COMPAQ也期望朝服務方向發展，結果也一樣失敗，之後收併COMPAQ的HP也有往資訊服務的路線邁進，目前仍持續考驗中。

　

▲新加坡的晶圓代工廠：特許（Chartered）在其官方網站上所公佈的技術展望圖。（圖片來源：CharteredSemi.com）

　類似的，DELL的直銷模式似乎還未見第二家國際級業者獲得相似或相近的成功。同樣的，在.com領域中，大家只知道Portal有Yahoo，只知道Search Engine有Google，B2C是Amazon，C2C是eBay，除此之外無人知道同性質的第二名營運者是誰。

　資訊業如此、網路業如此，半導體業又如何？台積電（TSMC）、聯電（UMC）在全球半導體產業一致的IDM營運風氣下創出了Foundry的晶圓製造代工模式，目前為止也似乎難見其他更佳的抄仿，包括新加坡的特許（Chartered）、中國大陸的中芯國際集成電路製造公司（Semiconductor Manufacturing International Corporation；SMIC）等，後續也有國際商業機器（IBM）、富士通（Fujitsu）試圖用更卓越的製造技術來爭取客戶，但之後也因服務方面的無形Know-how有待累積，目前也難論定成就。


▲一名英特爾（Intel）公司的技術人員對著攝影機前端持著晶圓（Wafer），晶圓上每個正方形或矩形即稱為裸晶（Die），裸晶即是微處理器的本體，再透過封裝測試之後即可出廠販售、使用，微處理器終將成為每部個人電腦系統中的「大腦，Brain」。（圖片來源：www.intel.com/pressroom，英特爾網站新聞室）



　此外南韓的三星（Samsung）也有代工業務，不過可以想見的，無論IBM、Fujitsu、Samsung等都不是純營晶圓代工（pure-play foundry），就營運立場上只能吸引一些與該廠無重疊性產品的晶片設計業者，即便如此也一樣會顧忌，畢竟該業者仍保有自己的製造部門，難保日後不會運用代工過程中所吸取的設計經驗來助長其推出相類似的產品，或將此類經驗整合到其自有的產品中，使其加值、強化、增效。

　所以很明顯的，一家無晶圓廠（Fabless）營運型態的半導體業者（或說：晶片設計公司，但擁有自己的品牌及銷售，並非是設計代工），在考慮託付生產時，晶圓製造技術是一大考量，但絕非是唯一考量，雖然各家代工業者從未將製程技術的精進腳步停歇過，也不斷強調持續精進能給予客戶及大眾多好的效益，然就實際而言實必要更審慎選擇代工業者及其製程技術，以及製程以外的相關面向因素，以下我們將就此進行更多的探究。

　■製程技術（Process）

　如前所述，製程仍是居關鍵位置的一項考量，因此在此依然必須對其進行討論。

　由於晶圓代工的業務競爭日益激烈，過去只有在業務往來的晶片公司間才能知的製程技術名稱，現在也已經大量見於媒體報導與網站上，這使得更多人可以瞭解晶圓代工業者的製程技術。

　舉例而言，IBM微電子（IBM Microelectronics，IBM的半導體晶圓部門）在CMOS方面的製程技術，其130nm CMOS製程的技術稱為「CMOS 8SFG」，其90nm CMOS製程的技術稱為「CMOS 9SF」，又如BiCMOS製程方面，IBM的0.13um製程稱為8HP或8WL，90nm製程稱為9HP，而同樣密度的製程之所以會有不同的技術名稱，多半是為了不同設計製造取向而有的分別延伸，如特別講究效能，或特別講究省電等。又如UMC，UMC標準的90nm製程技術稱為L90SP，高速取向的稱為L90G，低漏電（即是省電取向）的稱為L90LL。


▲IBM System p5 595型高階UNIX伺服器（過去稱為IBM RS/6000系列、R6系列，2000年∼2005年間稱為IBM eServer p系列）的心臟：MCM（Multichip Module，多晶片模組）封裝技術的POWER5+處理器，該封裝內有36MB容量的第三階快取、四個中央晶片，每個晶片具有兩個POWER5+微處理器的執行核心（對岸慣稱：內核），MCM封裝技術也是高密度製程、多核化的配套技術。（圖片來源：www-03.ibm.com/press，IBM網站新聞室）


　同樣的，Fujitsu的代工業務（Wafer Foundry Service）中，90nm CMOS的製程技術稱為CS100A，65nm CMOS的製程技術稱為CS200或CS200A。此外，這類的製程技術名稱各業者間並沒有通適性，至多是各業者自身不斷精進製程時，新製程技術的名稱與過往製程技術的名稱有系列感、系列連續性而已。

　當然！製程技術並非只有CMOS、BiCMOS兩種屬性類型而已，其他常見的還有SiGe（鍺化矽）、RF CMOS（Radio Frequency，無線射頻電路用的CMOS製程）、Mixed Signal（混訊電路，簡稱MS，一顆裸晶內同時有數位與類比電路的製程）、High Voltage（高電壓電路，簡稱HV）、CMOS Image Sensor（簡稱CIS，影像感測器），此外有些業者也有獨到、特有分立成的製程技術，例如TSMC有High Density Memory（高密度記憶體，簡稱HDM）、Non-Volatile Memory（非揮發性記憶體，簡稱NVM）、Color Filter（濾光片，簡稱CF）等代工技術。

　

▲IBM微電子在製程技術方面的未來展望圖。（圖片來源：www-03.ibm.com/chips）



　除了製程的品質外，其餘也包含供量、供價、供期等，能否在預期的時間內以預期的價格交付出預期的晶片數目，也一樣是重要考驗。

　■硬矽智財（Hard SIP）

　與製程密度技術息息相關的是實體性的硬矽智財技術（也稱為：Physical IP），而與軟矽智財沒有太直接的關連，軟矽智財僅是暫存器轉化層（Register Transfer Level；RTL）的邏輯性描述，由於現在的晶片電路已至高度複雜的水準，很少有單一家晶片設計業者能夠完全以自有的團隊獨立完成晶片內的所有電路，而是將晶片內較基礎或非核心的電路，以矽智財購置的方式來獲取、實現，或者將部分電路委外給晶片設計代工業者協同完成，也唯有如此才能使（晶片）產品及時上市（Time To Market；TTM），現在甚至是更進一步的強調及時設計（Time To Design；TTD）。

　

▲過去半導體密度製程技術的提升，是幾乎所有數位電路的晶片產品都能受用，但如今只能受用在持續有高價位、高用量的晶片產品上，圖為IBM、Sony、Toshiba三家業者所共同研發的第二代Cell處理器：DD2（研發代號），其裸晶面積為235平方公釐、整體電路耗用了2.5億個電晶體，而現有的DD1則為221平方公釐、2.34億個電晶體。（圖片來源：www-03.ibm.com/press）



　而且，往未來看，硬矽智財的重要性將愈來愈高，並高過軟矽智財。過去欲設計晶片成品的公司在購用矽智財時，多半傾向選擇軟矽智財，原因無法，軟矽智財對購者而言有較大的再修改權，能夠與新加搭設計的電路有更高的緊密配合度，包括運作的時序、節能控制等，但缺點是需要較長的設計時間，相對的硬矽智財的再整合性低，但卻可以縮短設計的時間心力。

　然而近年來購用傾向已逐漸轉變，所有晶片應用市場的需求變化愈來愈快，有時快到無法容忍購用軟矽智財所獲取的精省時間都不足以應付，這時只好用硬矽智財以求設計時間的更加速。當然！另一個轉向硬矽智財的誘因是：因製程密度技術的持續精進，晶圓上每顆電晶體的成本愈來愈低廉，因此對於硬矽智財較耗用電路面積成本的作法也逐漸能接受，用空間換取時間，用較大的裸晶面積耗用，來縮短新品設計的時間。

　還有一項原因是，軟矽智財多半屬於更基礎性的系統電路，如MPU核心、DSP核心，這些核心電路多半購置一次就少有更進階的需要，即便矽智財業者不斷推出各種新功效特色與新功能機制，但對用戶而言多半認為是選用，並非有迫切需求，所以後續的購置幾乎都朝硬矽智財方向傾斜。

　不過問題也在此，硬矽智財與製程技術有較高的相依性、黏著性，一旦製程技術升級或調整，原硬矽智財的業者就必須對應重新設計一個採行新製程技術的硬矽智財，原有的硬矽智財將無法受用在新的製程技術中，即便強行使用功效也會打折扣，成本也會增加（例如使用多晶片共嵌封裝方式），也無法享用到新製程的效益（更快速、更低廉、更省電）。

　　

▲台積電（TSMC）在南科設立的第二座晶圓廠：十四廠，十四廠是一座十二吋（300mm）晶圓廠。無論是製程密度的精進提升或晶圓直徑、面積的增加，都有助於進一步降低晶片生產成本。（圖片來源：台灣積體電路製造股份有限公司）



　附註：Xbox 360內的繪圖晶片（Graphics Processing Unit；GPU）：Xenos（由ATI研發，研發代號C1，有時也稱R500）即是採用兩個晶片共同嵌入封裝的技術，該晶片使用TSMC的90nm製程技術，除了ATI的GPU裸晶外，還會共同放入一個NEC的10MB嵌入式記憶體，此稱為eDRAM，如此的好處是ATI與NEC相互間不用為設計同一個晶片系統而進行太多的整合討論，各自可以全心衝刺於自有技術及設計的提升，但缺點則是增加生產成本（程序增加）與良率風險（依據過去的晶片，多個晶片共用一個封裝，封裝過程的失敗率較高）。

　所以，要購置實體矽智財前，必須先確認該矽智財是否有採行自己需求可用的晶圓廠技術，倘若沒有，就需要更加地三思。舉例來說，今日一家晶片公司期望向ARM購買Artisan系列的高速實體層（High Speed PHY）傳輸的I/O電路，而ARM搭配的晶圓廠業者有1st Silicon、Chartered、DongbuAnam、Grace、HHNEC、HJTC、IBM、MagnaChip、SMIC、Samsung、Silterra、TSMC、Tower、UMC、Vanguard等業者，不過並非每一種製程或每一種新製程都能兼顧，不能保證每個實體矽智財都能對應到最新的製程，假設今日HHNEC的製程從180um升級成130um，但硬矽智財可能仍只提供對應於180um的版本，這時恐就難以用130um製程來設計、投產整個晶片，或者必須另覓或等待更合適的硬矽智財，最後不得已可能要自行設計。

　因此，硬矽智財能否配套提升也相當重要，對應新製程的矽智財是否要額外增費再購，是否有可配合的晶圓廠等，都必須先行考慮才行。

　■相關配套

　硬矽智財僅是升級採行新製程的一項考量，其他考量也相同重要，例如電子自動化設計（EDA）的工具軟體及環境能否配合，有否對應新製程的設計方法，以及測試方法、功效驗證方法，委外設計的設計代工業者（Design House）是否也跟上新製程技術等。

　至此很明顯的，新製程技術除了必須是量大價高的晶片外（如CPU、GPU、Flash Memory、FPGA）等，也必須有SIP、EDA Tools、Design House等整個產業生態系統（Ecosystem）的配合才行，甚至也要考慮製造完的後續，配套，如測試、封裝，以及更外圍的供電及散熱，尤其是供電與散熱，由於相同面積內要持續增加供電量，同時要增加散熱量，這對晶圓技術以外的技術發展也是極大的一項空前挑戰。

　再者，現有的製程領先不能代表往後都永遠領先，許多晶片設計業者都期望看到晶圓代工業者更後續的技術展望，以此增加長久合作的信心，這也是製程以外必須積極評估的一部份。

posted by C.H. Chen @ 6:55 PM