Industry Information

調查顯示　功率議題已成SoC設計關鍵

上網時間 : 2006年09月21日

根據EDA業者Sequence Design所進行的一項調查發現，整體功率(total power)、洩漏功率(leakage power)、電子遷移(electromigration)和動態電壓降(dynamic voltage drop)，是現今系統級晶片(SoC)設計工程師最關注的幾個問題。

Sequence的這項調查是在今年七月的設計自動化大會(DAC)期間，選取115名受訪者所進行的。而根據來自受訪者的意見，以上四個因素在設計案件中的重要程度不分軒輊。此外受訪的工程師亦表示，發展速度最快的是65奈米節點設計，有近90個受訪者表示自己正在或即將從事該類設計。而設計主流則依然是90奈米設計。

根據該調查，有38%的受訪者對自己的SoC設計是否達到功率要求最為關注，而其它被經常關注的問題則依次有電池壽命(26%)、IC封裝成本(15%)、可靠性(12%)和良率(9%)。此外有超過50%的受訪者表示，他們是透過前端設計和後端執行雙管齊下的方式來進行功率控制。

至於設計元素部分，除了資料路徑(datapath)和記憶體，大約有一半的設計工程師使用MPU/DSP核心，另有44%的人則設計/使用類比功能區塊。在設計語言方面，有五成左右的受訪者使用Verilog，20%使用System Verilog，9%使用VHDL；在高階設計方面，有16%使用System C或C++，但僅有5%使用ESL工具。

接受該調查的115名受訪者，主要來自無線通訊(31%)、電腦網路(27%)和可攜式電子設備(21%)等領域。

(參考原文：Survey finds designers concerned about power)

(Dylan McGrath)

posted by C.H. Chen @ 8:18 PM