Industry Information

簡化記憶體設計　DDR PHY介面規格即將公佈

上網時間 : 2006年09月14日

力求在記憶體控制器邏輯(memory controller logic)和PHY介面之間定義通用介面的DDR PHY介面(DFI)規格，將於EDA和IP供應商Denali Software主辦的活動中揭開其神秘面紗。

該規格是產業界的合作結晶，目標是在DDR DRAM記憶體控制器邏輯設計和DDR DRAM實體介面設計之間制訂通用介面。包括Denali在內的這些相關公司表示。該規格將在美國Santa Clara會展中心舉行的MemCon活動中公佈。

「用於整合並驗證第三方供應商記憶體控制器邏輯和PHY設計所需的資源，對所有相關組織來說都代表著巨大的成本，」英特爾(Intel)行動部門的IP外包專案經理Bryan Jones表示：「從系統的遠景看，很有必要打破將此類IP設計外包的價值觀。我們如今擁有了此一領域的專家團隊，將積極推動能使我們各方都獲益的通用規格。」

該記憶體控制器邏輯和PHY介面，象徵在DDR-DRAM記憶體系統內，具有了兩種主要的設計元件。兩種設計元件之間缺乏標準介面已成為系統開發商、記憶體控制器供應商和PHY供應商整合和驗證費用的重大源頭。

DFI規格的目標是定義儲存控制器邏輯和PHY介面之間的一種通用介面。除了Denali之外，對該標準作出貢獻的半導體組織、IP和EDA公司包括ARM、英特爾、Rambus、三星電子(Samsung)和Synopsys。

「該DFI規格透過提供可整合來自不同供應商IP的通用起點，簡化了記憶體設計。」Rambus平台解決方案行銷總監Rich Warmke表示。

(參考原文：DDR PHY interface spec to be released at Denali's MemCon)

(Dylan McGrath)

posted by C.H. Chen @ 12:20 AM